מֵידָע

מה זה FPGA - יסודות מערך שערים לתכנות בשטח

 מה זה FPGA - יסודות מערך שערים לתכנות בשטח

מערך השער לתכנות בשטח, או FPGA הוא מכשיר לוגי לתכנות שיכול להגדיר את התצורה הפנימית שלו על ידי תוכנה או כשמה כן הוא "קושחה". זה מאפשר לעדכן את פונקציונליות FPGA או אפילו לשנות אותה לחלוטין כנדרש, מכיוון שקושחת ה- FPGA מתעדכנת כשהיא במעגל.

רכיבי ההיגיון הניתנים לתכנות FPGA, או בלוקי הלוגיקה כידוע, עשויים להיות מורכבים מכל דבר, החל משערי לוגיקה, דרך אלמנטים זיכרוניים או גושי זיכרון, או כמעט מכל אלמנט. זה מספק מידה ניכרת של גמישות.

יישומי FPGA

האופי המוגדר מחדש של ה- FPGA אומר שניתן להשתמש בו במספר רב של יישומים שונים.

  • אב טיפוס של ASIC: ASICs או מעגלים משולבים ספציפיים ליישומים משמשים לעיתים קרובות בייצור בנפח גבוה, אך הם יקרים מאוד לפיתוח והשינויים הם יקרים מאוד ולוקח זמן רב. לאחר יצירת שבב ASIC, הפונקציונליות שלו קבועה. כמו כן שבבי ASIC הם בדרך כלל מסובכים מאוד וכדי להבטיח שהפונקציונליות נכונה, לעתים קרובות משתמשים ב- FPGA במקום שבב ASIC במהלך הפיתוח ואפילו ייצור מוקדם עד להסרת כל הבעיות.
  • ציוד מוגדר תוכנה: מכיוון שהציוד נוטה כעת יותר להיות תוכנה המוגדרת כמו במקרה של הרדיו המוגדר בתוכנה, נעשה שימוש נרחב בתחומים רבים של הטכנולוגיה. גם ציוד בדיקה מוגדר תוכנה הופך בשימוש נרחב יותר - כאן ניתן לשנות את הפונקציונליות של מכשיר הבדיקה בהתאם לצורך.

יסודות FPGA

היתרון הגדול של ה- FPGA הוא שהשבב ניתן לתכנות לחלוטין וניתן לתכנות אותו מחדש. באופן זה הוא הופך למעגל לוגי גדול שניתן להגדיר על פי תכנון, אך אם נדרשים שינויים ניתן לתכנת אותו מחדש עם עדכון.

לפיכך אם כרטיס מעגל או לוח מיוצרים ומכילים FPGA כחלק מהמעגל, זה מתוכנת במהלך תהליך הייצור, אך ניתן לתכנת אותו מאוחר יותר כך שישקף כל שינוי. כך הוא ניתן לתכנות בשטח, ולמעשה זה מוליד את שמו.

למרות ש- FPGA מציעים יתרונות רבים, באופן טבעי ישנם חסרונות מסוימים. הם איטיים יותר ממחשבי ASIC מקבילים (מעגל משולב יישומי ספציפי) או מממשקים מקבילים אחרים, ובנוסף הם יקרים יותר. (עם זאת ASIC יקרים מאוד לפיתוח בהשוואה).

המשמעות היא שהבחירה אם להשתמש בעיצוב מבוסס FPGA צריכה להיעשות בשלב מוקדם של מחזור העיצוב ותלויה בפריטים כמו האם יהיה צורך לתכנת את השבב מחדש, האם ניתן להשיג פונקציונליות שווה ערך במקום אחר, וכמובן העלות המותרת. לפעמים יצרנים עשויים לבחור בעיצוב FPGA למוצר מוקדם כאשר עדיין ניתן למצוא באגים, ואז להשתמש ב- ASIC כאשר העיצוב יציב לחלוטין.

משתמשים ב- FPGA ביישומים רבים. לאור העלות הם לא משמשים במוצרים זולים בנפח גבוה, אלא במקום זאת FPGAs מוצאים יישומים במגוון תחומים בהם ייתכן שיהיה צורך במעגלים לוגיים מורכבים וניתן לצפות לשינויים. יישומי FPGA מכסים מגוון רחב של תחומים החל מציוד לווידאו והדמיה, למעגלים ליישומי חלל וצבא, כמו גם אלקטרוניקה לעיבוד מיוחד ועוד.

פנימי FPGA

הארכיטקטורה הפנימית של ה- FPGA היא המפתח לגמישותה ומכאן להצלחתה. למעשה FPGA מורכב משני אלמנטים בסיסיים:

  • חסימות לוגיקה נפוצות: ניתן ליישם את חסימת ההיגיון ב- FPGA במגוון דרכים. היישום בפועל תלוי ביצרן ובסדרת ה- FPGA בשימוש. הווריאציות כוללות את מספר הכניסות והיציאות, המורכבות הכללית של בלוק הלוגיקה מבחינת מעגלים ומספר הטרנזיסטורים בשימוש. באופן טבעי יש לכך השפעה על כמות השטח הנצרכת על השבב, ומכאן גודל הסיליקון בו השתמשו.
  • ניתוב פנימי FPGA: ערוצי הניתוב בתוך ה- FPGA כוללים חוטים שניתן לחבר ביניהם באמצעות מתגים הניתנים להגדרה חשמלית. באופן זה ניתן לקשר בין נקודות שונות על השבב ובכך לחבר את בלוקי הלוגיקה השונים בכל דרך שתידרש.

פיתוח קושחת FPGA

מכיוון שה- FPGA הוא מערך לוגי הניתן להגדרה, יש להגדיר את ההיגיון כך שיעמוד בדרישות המערכת. התצורה מסופקת על ידי קושחה - קבוצת נתונים כלומר

לאור המורכבות של FPGA, תוכנה משמשת לתכנון הפונקציה של FPGA. תהליך העיצוב של FPGA מתחיל על ידי המשתמש המספק הגדרת HDL (חומרת תיאור חומרה) או עיצוב סכמטי.

HDLs נפוצים הם VHDL (כאשר VHDL מייצג וHSIC הardware דתיאור לייסורים) וורילוג. לאחר שהושלמה זו המשימה הבאה בתהליך העיצוב של FPGA היא לייצר רשימת net שנוצרת עבור משפחת FPGA המסוימת בה משתמשים. זה מתאר את הקישוריות הנדרשת בתוך ה- FPGA והיא נוצרת באמצעות כלי אוטומציה לתכנון אלקטרוניקה.

לאחר מכן ניתן להתאים את הרשת לארכיטקטורת ה- FPGA בפועל באמצעות תהליך שנקרא מקום-מסלול, המבוצע בדרך כלל על ידי תוכנת מקום-מסלול קניינית של חברת FPGA.

לבסוף העיצוב מחויב ל- FPGA וניתן להשתמש בו בלוח המעגלים האלקטרוני אליו הוא מיועד.

הערה לגבי תכנות FPGA:

FPGAs דורשים גלי גל זמינים כדי להגדיר את תצורת הלוגיקה בתוך השבב. ניתן לפתח את הגלישה הזו במגוון דרכים וישנן מספר פלטפורמות תוכנה שונות בהן ניתן להשתמש.

קרא עוד אודות תכנות FPGA

בדיקת FPGA

לאור מורכבותם, יש צורך לבצע בדיקות קפדניות של עיצוב ה- FPGA. בדיקה זו תתבצע בדרך כלל בכל שלב בתהליך הפיתוח של FPGA.

הוא כולל סימולציה פונקציונלית ומתודולוגיות אימות אחרות, אך אחת הסוגיות המרכזיות יכולה להיות של תזמון שכן גודל המורכבות של ההיגיון הבסיסי יכול לגרום לבעיות תזמון יכולות להתעורר.

לאחר השלמת תהליך העיצוב והאימות, נעשה שימוש בקובץ הבינארי שנוצר (גם באמצעות התוכנה הקניינית של חברת FPGA) להגדרת תצורת מכשיר ה- FPGA.

כלים FPGA

הכלים לפיתוח ובדיקת FPGA זמינים ממגוון מקורות. ברור שהיצרן מסוגל להציע כלים רבים לפיתוח FPGA, אך ישנם מקורות רבים אחרים לסינתזת FPGA HDL של צד שלישי, כלי סינתזה פיזית FPGA ואימות. אלה כוללים את הפיתוח בפועל ושלבי הבדיקה השונים של ה- FPGA.


צפו בסרטון: VHDL vs. Verilog - Which Language Is Better for FPGA (אוֹקְטוֹבֶּר 2021).