מֵידָע

סריקת גבולות, הדרכה JTAG, IEEE 1149

סריקת גבולות, הדרכה JTAG, IEEE 1149

מאז הצגתו בתחילת שנות התשעים, סריקת הגבולות, המכונה גם JTAG או IEEE 1149, הפכה לכלי חיוני המשמש לבדיקת לוחות בפיתוח, ייצור ובשטח. JTAG, סריקת גבולות היא טכניקת בדיקה המאפשרת לקבל מידע על מצב הלוח כאשר לא ניתן לקבל גישה לכל הצמתים שיידרשו אם היו משתמשים באמצעי בדיקה אחרים.

לאור האופן בו צפיפות הלוחות גוברת בשנים האחרונות, בדרך כלל קשה מאוד להיות מסוגל לחקור מעגלים אלקטרוניים ולקבל את המידע הנדרש לבדיקת לוחות אלה. בתור JTAG, סריקת הגבולות מאפשרת לבדוק חלק גדול מהלוח בגישה מינימלית בלבד, והוא נמצא כיום בשימוש נרחב לבדיקת מעגלים אלקטרוניים בכל שלבי חייהם. לאור העובדה שצורות בדיקה אחרות דורשות גישה או מבחינת מתקני ציפורניים, בעוד שאחרות צריכות לחקור מגוון מקומות על הלוח, סריקת הגבול מציעה פתרון ייחודי לדרישות בדיקה רבות.

למרות שטכניקת סריקת הגבולות של JTAG מכוונת לבדיקת מעגלים, הגמישות שלה מאפשרת להשתמש בה למגוון רחב של יישומים כולל יישומי בדיקה:

  • בדיקת רמת מערכת
  • גישה ל- BIST
  • בדיקת זיכרון
  • תכנות פלאש
  • תכנות FPGA / CPLD
  • הדמיית מעבד

בעוד שהבדיקה נותרה היישום העיקרי לסריקת גבולות, ניתן לראות שהיא שימושית גם ביישומים אחרים. לאור הגמישות שלה, הטכניקה נמצאת בשימוש נרחב וכלי רב עוצמה ביישומי פיתוח וייצור כאחד.

היסטוריית סריקת גבולות

עם בעיית חוסר הגישה למבחנים ללוחות שהחלה להפוך לבעיה, הוקמה קבוצה המכונה קבוצת הבדיקה לפעולה משותפת (JTAG) בשנת 1985. מטרתה הייתה לטפל בבעיות העומדות בפני יצרני אלקטרוניקה באסטרטגיות בדיקה ו כדי לאפשר ביצוע בדיקות במקום בו אין טכנולוגיות אחרות שיכולות לקבל גישה.

הכנסת טכנולוגיית הרכבה עילית ומזעור נוסף גרמה לכך שאנשים חוששים שהגישה ללוחות לבדיקה תהיה מוגבלת מאוד. כדי להתגבר על כך, יידרשו אסטרטגיות חדשות.

המטרה המקורית לסריקת הגבולות הייתה להשלים טכניקות קיימות, כולל בדיקות מעגל, בדיקות מובנות פונקציונליות וטכניקות אחרות ולספק תקן שיאפשר בדיקת מעגלי אותות דיגיטליים, אנלוגיים ומעורבים.

התקן לסריקת גבולות שתוכנן אומץ על ידי המכון או מהנדסי חשמל ואלקטרוניקה, IEEE בארה"ב בתור IEEE 1149. המהדורה הראשונה של התקן, IEEE 1149, הייתה בשנת 1990. המטרה המוצהרת של IEEE 1149 הייתה לבדוק את הקשרים בין מעגלים משולבים המותקנים על לוחות, מודולים, היברידיות ומצעים אחרים. מכיוון שרוב הבעיות המתרחשות במעגלי אלקטרוניקה מתרחשות עם חיבורי הגומלין, אסטרטגיית הבדיקה IEEE 1149 תחשוף את רוב הבעיות.

בשנת 1993 הונפקה גרסה מתוקנת של סריקת הגבול, תקן IEEE 1149 שהכילה הבהרות, שיפורים ותיקונים רבים. ואז בשנת 1994, התרחשה סוגיה נוספת של תקן IEEE 1149. זה הציג את שפת תיאור סריקת הגבול, BSDL. זה אפשר לכתוב בדיקות סריקת גבולות בשפה משותפת, ובכך לשפר את האופן שבו ניתן היה לכתוב את המבחנים ולהשתמש בהם שוב בקוד, ובכך לחסוך זמן פיתוח.

ההבדל בין סריקת גבולות, JTAG ו- IEEE 1149.1

המונחים סריקת גבול, JTAG ו- IEEE 1149.1 התכוונו לדברים שונים במקצת. עם התפתחות הטכנולוגיה, המונחים קיבלו משמעויות מעט שונות.
  • סריקת גבולות: הכוונה היא לטכנולוגיית הבדיקה בה ממוקמים תאים נוספים בהובלות מהסיליקון לפינים החיצוניים, כך שניתן יהיה לוודא את הפונקציונליות של השבב וגם את הלוח.
  • JTAG: המונח JTAG מתייחס לממשק או ליציאת הגישה לבדיקה המשמשים לתקשורת. הוא כולל חיבורי TCK, TDI, TDO, TMS וכו '. עבור יישומים מסוימים ממשק זה עשוי לשמש לתשאול או תקשורת עם מכשירים פנימיים בתוך ליבת השבב.
  • IEEE 1149.1: זהו תקן IEEE המגדיר את לוגיקת הבדיקה שיכולה להיכלל במעגל משולב כדי לספק גישות סטנדרטיות לבדיקת חיבורי ההתחברות ללוח המעגל, למעגל המשולב עצמו, או צורה של שינוי או התבוננות על פעילות המעגל במהלך פעולה רגילה של המעגל.

יסודות סריקה גבולות

טכניקת הבדיקה JTAG, סריקת הגבול, משתמשת בתא תפס רושם משמרות המובנה בכל חיבור חיצוני של כל התקן תואם סריקת גבול. תא סריקת גבולות אחד נכלל בקו המעגל המשולב הסמוך לכל סיכת קלט / פלט, וכאשר משתמשים בו במצב רישום המשמרות הוא יכול להעביר נתונים יחד לתא הבא בהתקן. ישנן נקודות כניסה ויציאה מוגדרות עבור הנתונים לכניסה ויציאה מהמכשיר, ולכן ניתן לשרשר כמה מכשירים יחד.

בתנאי הפעלה רגילים התא מוגדר כך שאין לו השפעה והוא הופך לבלתי נראה. עם זאת, כאשר המכשיר מוגדר למצב בדיקה, הוא מאפשר העברת זרם נתונים סדרתי (וקטור בדיקה) מתא תפס רושם משמרת אחד למשנהו. תאי סריקת גבולות במכשיר יכולים ללכוד נתונים מקו מעגל משולב, או לכפות עליהם נתונים. באופן זה מערכת בדיקה שיכולה להזין זרם נתונים לשרשרת הרשמות המשמרת יכולה להגדיר מצבים על הלוח, וגם לפקח על נתונים. על ידי הגדרת זרם נתונים סדרתי אחד, תפס אותו למקומו ואז פיקוח על זרם הנתונים החוזר, ניתן לקבל גישה למעגלים על הלוח ולבדוק שזרם נתונים חוזר הוא מה שמצופה. אם כן, הבדיקה יכולה לעבור, אך אם לא מערכת סריקת הגבולות זיהתה ובעיה שאפשר לחקור אותה.

ממשק JTAG

ישנם מספר קווי בקרה ונתונים של JTAG המהווים את יציאת הגישה לבדיקה, TAP. קווים אלה המכונים TCK, TMS וקו TRST האופציונלי מחוברים במקביל לשבבים בשרשרת סריקת הגבול. חיבורים המיועדים ל- TDI (קלט) ו- TDO (פלט) משורשרים זה בזה כדי לספק נתיב סביב שבבי סריקת הגבול עבור הנתונים. נתונים נשלחים ל- TDI של השבב הראשון, ואז TDO מהשבב הראשון מחובר ל- TDI של הבא וכן הלאה. לבסוף הנתונים נלקחים מה- TDO של ה- IC האחרון בשרשרת החיננית.

  • בֶּרֶז יציאת גישה לבדיקה - הסיכות המשויכות לבקר הגישה לבדיקה.
  • TCK שעון בדיקה - סיכה זו היא אות השעון המשמש להבטחת תזמון מערכת סריקת הגבולות. ה- TDI מעביר ערכים למרשם המתאים בקצה העולה של TCK. תוכן הרישום שנבחר עובר אל TDO בקצה הנופל של TCK.
  • TDI קלט נתוני בדיקה - הוראות בדיקה עוברות למכשיר דרך סיכה זו.
  • TDO פלט נתוני בדיקה - סיכה זו מספקת נתונים מרשומות סריקת הגבולות, כלומר נתוני הבדיקה עוברים על סיכה זו.
  • TMS בחירת מצב בדיקה - קלט זה שעובר גם בקצה העולה של TCK קובע את מצבו של בקר ה- TAP.
  • TRST איפוס בדיקה - זהו סיכה פעילה אופציונלית לאיפוס בדיקה נמוכה. הוא מאפשר אתחול בקר TAP אסינכרוני מבלי להשפיע על לוגיקת התקן או מערכת אחרת.

קרא עוד על ממשק JTAG / TAP

יישומים לסריקת גבולות

JTAG, סריקת גבולות היא כלי בדיקה אידיאלי לשימוש ביישומים רבים. היישומים הברורים ביותר לסריקת גבולות הם בסביבת הייצור. כאן ניתן לבדוק את הלוחות ולבחון כראוי בעיות שעלולות להיעלם אחרת בגלל חוסר גישה למבחן. למעשה טכנולוגיית סריקת הגבולות משולבת עם טכנולוגיות אחרות כדי לספק את מה שמכונה בודק קומבינציה.

בנוסף לשימוש במבחן הייצור, ניתן להשתמש בסריקת הגבולות, JTAG, IEEE 1149, גם במגוון תרחישים של בדיקות, כולל פיתוח מוצרים וניקוי באגים, כמו גם שירות בשטח. המשמעות היא שניתן להשתמש מחדש בקוד סריקת הגבול לאזורי בדיקה, ולכן ניתן לפצל את העלות על פני יישומים אלה. לא זו בלבד שמצביע על כך שסריקת הגבולות היא כלי רב עוצמה, אלא גם הופכת אותו למושך כלכלית.

דור תכנית

אחת העלויות העיקריות עבור כל פיתוח בימינו היא עלות התוכנה, וזה נכון במיוחד לסריקת גבולות שיש מעט חומרה. המשמעות היא שכל חיסכון שניתן לחסוך בזמן לפיתוח התוכנה יכול להפחית משמעותית את העלויות. בהתאם לכך מחולל תכניות בדיקות (TPG) הוא חלק בלתי נפרד ממערכת סריקת גבולות.

בדרך כלל מחולל תוכנית הבדיקה דורש את רשימת הרשת של הקבצים היחידה הנבדקת (UUT) ואת קבצי שפת תיאור הסריקה הגבולות (BSDL) של רכיבי סריקת הגבול הכלולים במעגל. בעזרת מידע זה, מחולל תוכניות הבדיקה יכול ליצור את דפוסי הבדיקה המשמשים לבדיקה. אלה מאפשרים למערכת לאתר ולבודד כל תקלות בכל הרשתות הניתנות לבדיקה של הגבול בתוך המעגל. כמו כן, מחולל תוכניות הבדיקה יכול ליצור וקטורי בדיקה המאפשרים למערכת לזהות תקלות בצמתים או בסיכות רכיבים רכיבי סריקה לא גבוליים המוקפים במכשירי סריקת גבול.

JTAG, סריקת גבולות, IEEE 1149 היא טכניקת בדיקה שכעת מבוססת היטב. למרות שזה דורש לייצר תוכניות בדיקה לפני השימוש בו, הוא בכל זאת מספק שיטה חסכונית מאוד להשגת גישה של וקטורי הבדיקה ללוח מעגלים אלקטרוני. כאשר הנדל"ן של המעגלים נמצא בפרמיה, העלות של הוספת בדיקות או נקודות גישה לסוג אחר של טכנולוגיות בדיקה אלקטרוניות תהיה אוסרת, אם אכן זה אפשרי. בהתאם לסריקת הגבול ניתן פיתרון לבעיות בדיקה רבות בעלות הניתנת להפחתה על פני כמה זירות בדיקה מפיתוח דרך בדיקת ייצור ועד בדיקת שטח. בכל הסביבות הללו, סריקת הגבולות מספקת פיתרון יעיל, הן מבחינת הביצועים והן מבחינת העלות.


צפו בסרטון: JTAG Technologies Boundary-scan Backgrounder - Corporate u0026 Technical (דֵצֶמבֶּר 2021).